SincroSauro: Difference between revisions

From ciapini
Jump to navigation Jump to search
Line 139: Line 139:
|14|| ||FILTER_3||RB5
|14|| ||FILTER_3||RB5
|-
|-
|15|| ||LCD_D4||RB6
|15|| ||FILTER_4||RB6
|-
|-
|16|| ||LCD_D5||RB7
|16|| ||||RB7
|-
|-
|17|| ||LCD_D6||RB8
|17|| ||||RB8
|-
|-
|18|| ||LCD_D7||RB9
|18|| ||||RB9
|-
|-
|19|| ||LCD_EN||RA7
|19|| ||LCD_RS||RA7
|-
|-
|20|| ||LCD_RS||RA6 or VDDCORE
|20|| ||LCD_CS||RA6
|-
|-
|21|| ||SDI||RB10/SDI1  
|21|| ||SDI||RB10/SDI1  

Revision as of 11:40, 20 September 2013

un ricevitore HF cosi piccolo da poterlo custodire comodamente tra le fauci

  • piccolo
  • economico
  • a basso consumo (<100ma)
  • a bassa tensione (3.3v)


Sezioni

Filtro di ingresso

di tipo LC. puo essere un singolo passa basso da 0 Hz alla banda piu alta che ci interessa, oppure dei banchi passa-banda commutabili.

per quanto riguarda i passa basso costruiti con toroidi facilmente reperibili un buon riferimento e' http://www.gqrp.com/technical2.htm

io sarei incline a mettere filtri dimensionati per reggere in futuro un piccolo trasmettitore (<5W)

si puo fare una scheda che monta N filtri modulari e provvede a commutarli

i sistemi di switch praticabili sono:

Miscelatore

il miscelatore a prodotto e' una cella di gilbert implementata con un array di bipolari

HFA3101 http://www.intersil.com/en/products/amplifiers-and-buffers/transistor-arrays/transistor-arrays---gilbert-cell-uhf/HFA3101.html

Diplexer

sul diplexer che segue il mixer si gioca buona parte della dinamica del ricevitore

http://www.qrp.pops.net/dip2.asp

Amplificatore audio

preamp e filtro LP:


PA:

VFO

AD9834 http://www.analog.com/en/digital-to-analog-converters/direct-digital-synthesis-dds/ad9834/products/product.html

l'uscita del DDS va fatta passare per un 'filtro di ricostruzione', che tagli via per quanto possibile le spurie e le armoniche di campionamento del DAC

si puo copiare da questo: http://www.pongrance.com/super-dds.html che pero ha un clock di 80mhz (cambia poco)

connessione con pic usando il modulo SPI: http://hades.mech.northwestern.edu/index.php/Waveform_Generation_with_AD9833 (FALSO, bitbang)

quel DDS non ha PLL, ergo bisogna trovare un oscillatore >= 75 mhz

uC


  • riceve l'input dai tasti (6 pin) o dall'encoder (4 + 2)
  • riceve l'input da eventuale PTT (shift) (1 pin)
  • riceve l'input da eventuale Carrier Detect (per lo scan) (1 pin)
  • controlla il LCD (6 pin)
  • controlla il DDS (3 pin)
  • controlla la Rset del DDS (1 pin)
  • controlla il banco filtri (3 pin)
  • controlla la backlight (1 pin)
  • si interfaccia con la memoria EEPROM (4 pin)

24 pin totali di I/O

  • DDS e memoria esterna possono convivere sul modulo SPI

Mappa pin

Pin Funzione Nome porta sul uC
1 BACKLIGHT MCLR/RA5
2 LEFT_SW RA0
3 RIGHT_SW RA1
4 UP_SW RB0/PGED1
5 DOWN_SW RB1/PGEC1
6 ENTER_SW RB2
7 EXIT_SW RB3
8 VSS
9 PTT_IN RA2
10 CD_IN RA3
11 FILTER_1 RB4
12 FILTER_2 RA4
13 VDD
14 FILTER_3 RB5
15 FILTER_4 RB6
16 RB7
17 RB8
18 RB9
19 LCD_RS RA7
20 LCD_CS RA6
21 SDI RB10/SDI1
22 SCK RB11/SCK1
23 RSET RB12/DAC1OUT
24 SDO RB13/SDO1
25 EEPROM_CS RB14
26 DDS_CS RB15
27 AVSS
28 AVDD

Firmware

Features

  • canali con nome alfanumerico su memoria esterna
  • bande con nome alfanumerico su memoria esterna
  • step (1,10,100,500,1000,1250,2500,5000,9000,10000,50000,100000,1000000) (4 byte) o semplicemente potenze di 10 ? su eeprom interna
  • frequenza 0 - 30 MHz su eeprom interna (4 byte)
  • shift TX/RX (+- 0 - 30 MHz) su eeprom interna (4 byte)
  • IF (+- 0 - 30 MHz) su eeprom interna (4 byte)
    • additiva: il display mostra la frequenza dell'IF + la frequenza del VFO
    • sottrattiva: il display mostra la frequenza dell'IF - la frequenza del VFO
  • scan (volatile)
    • dentro banda
    • dei canali
  • filtri su eeprom interna
    • numero (1 byte)
    • fmin (4 byte)
    • fmax (4 byte)
  • phase register su eeprom interna
  • frequency register su eeprom interna
  • DDS clock

tasti

io sarei per una cosa stile nokia:

enter+exit

up+down

left+right (che potrebbe essere un encoder rotativo)

display

16x2 HD44780

oppure SPI

un fet IRLML2502 controlla l'accensione della backlight

memoria esterna

la memoria viene divisa in blocchi da 32byte

ogni nuovo canale/banda viene memorizzato nel primo blocco/canale flaggato come non attivo

quando si naviga tra i canali/bande, vengono letti i blocchi in ordine finche non si trova il successivo canale/banda

Flag

00 non attivo
01 canale
10 gruppo
11 banda

Canale

16-31 12-15 1 0
channel_name frequency group_id flag

Gruppo

16-31 1 0
group_name group_id flag

Banda

16-31 12-15 8-11 4-7 0
band_name band_step frequency_min frequency_max flag

interfaccia

  • frequenza: 10 caratteri (mm.kkk.hhh)
  • nome: 16 caratteri
  • scan flag: 1 carattere (S/M) (scan, manual)
  • tx flag: 1 carattere (T/R)
  • mode flag: 1 carattere (F/C/G/B) (frequency, channel, group, band)